Verilog. Bài 531: Thiết kế mạch đếm nhị phân 8 bit hiển thị trên 8 led 7 đoạn.

Verilog. Bài 531: Thiết kế mạch đếm nhị phân 8 bit hiển thị trên 8 led 7 đoạn.

Verilog. Bài 532: Thiết kế mạch đếm nhị phân 10 bit hiển thị trên 8 led 7 đoạn.Подробнее

Verilog. Bài 532: Thiết kế mạch đếm nhị phân 10 bit hiển thị trên 8 led 7 đoạn.

Verilog. Bài 607: Thiết kế mạch đếm nhị phân 8 bit hiển thị trên 8 led 7 đoạn và LCD 20x4.Подробнее

Verilog. Bài 607: Thiết kế mạch đếm nhị phân 8 bit hiển thị trên 8 led 7 đoạn và LCD 20x4.

Bài 531: Đếm nhị phân 8 bit hiển thị 3 led 7 đoạn, có ena_ss, ena_ud, chọn 4 tần số, xvn.Подробнее

Bài 531: Đếm nhị phân 8 bit hiển thị 3 led 7 đoạn, có ena_ss, ena_ud, chọn 4 tần số, xvn.

thiết kế mạch đếm 8 bitПодробнее

thiết kế mạch đếm 8 bit

Verilog. Bài 423: Đếm nhị phân 8 bit: có ena5hz, ena_ss. Chương 4: Thiết kế mạch tuần tự 1.Подробнее

Verilog. Bài 423: Đếm nhị phân 8 bit: có ena5hz, ena_ss. Chương 4: Thiết kế mạch tuần tự 1.

Verilog. Bài 505: Thiết kế 2 mạch đếm BCD 4 số, hiển thị 8 led 7 đoạn. Chương 5: TKM tuần tự 2.Подробнее

Verilog. Bài 505: Thiết kế 2 mạch đếm BCD 4 số, hiển thị 8 led 7 đoạn. Chương 5: TKM tuần tự 2.

Verilog. Bài 507: Hiển thị 8 số trên 8 led 7 đoạn quét, có 8 dấu chấm và 8 tín hiệu cho phép.Подробнее

Verilog. Bài 507: Hiển thị 8 số trên 8 led 7 đoạn quét, có 8 dấu chấm và 8 tín hiệu cho phép.

Verilog. Bài 422: Đếm nhị phân 8 bit theo tín hiệu ENA5Hz. Chương 4: Thiết kế mạch tuần tự 1.Подробнее

Verilog. Bài 422: Đếm nhị phân 8 bit theo tín hiệu ENA5Hz. Chương 4: Thiết kế mạch tuần tự 1.

Verilog. Bài 508: Hiển thị 8 số trên 8 led 7 đoạn quét, có 8 dấu chấm và 8 tín hiệu ena, cách 2.Подробнее

Verilog. Bài 508: Hiển thị 8 số trên 8 led 7 đoạn quét, có 8 dấu chấm và 8 tín hiệu ena, cách 2.

Verilog. Bài 451: Thiết kế mạch sáng dồn phải sang trái 16 bit.Подробнее

Verilog. Bài 451: Thiết kế mạch sáng dồn phải sang trái 16 bit.

Verilog. Bài 425: Đếm NP 8 bit, ena5hz, ena_ss, ena_ud tự động. Chương 4: Thiết kế mạch tuần tự 1.Подробнее

Verilog. Bài 425: Đếm NP 8 bit, ena5hz, ena_ss, ena_ud tự động. Chương 4: Thiết kế mạch tuần tự 1.

Verilog. Bài 606: Thiết kế mạch đếm nhị phân 8 bit hiển thị trên LCD 20x4.Подробнее

Verilog. Bài 606: Thiết kế mạch đếm nhị phân 8 bit hiển thị trên LCD 20x4.

Verilog. Bài 511: Đếm 1 số BCD hiển thị 1 led 7 đoạn theo cách 2, có start/stop, up/dw.Подробнее

Verilog. Bài 511: Đếm 1 số BCD hiển thị 1 led 7 đoạn theo cách 2, có start/stop, up/dw.

VHDL – FPGA. Bài 506: Hiển thị 8 số trên 8 led 7 đoạn quét. Chương 5: TKMTT2.Подробнее

VHDL – FPGA. Bài 506: Hiển thị 8 số trên 8 led 7 đoạn quét. Chương 5: TKMTT2.

Verilog. Bài 513: Đếm 3 số BCD hiển thị 3 led 7 đoạn, có start/stop, up/dw, chọn 4 tần số, xvn.Подробнее

Verilog. Bài 513: Đếm 3 số BCD hiển thị 3 led 7 đoạn, có start/stop, up/dw, chọn 4 tần số, xvn.

Verilog. Bài 506: Hiển thị 8 số trên 8 led 7 đoạn quét. Chương 5: TKMTT2.Подробнее

Verilog. Bài 506: Hiển thị 8 số trên 8 led 7 đoạn quét. Chương 5: TKMTT2.

Популярное