Thiết kế và mô phỏng FPGA - Bài 4. Thiết kế và mô phỏng mạch tuần tự đồng bộ - mạch đếm lên 4 bit.

VERILOG LAB 1: OVERVIEW PART 1Подробнее

Verilog. Bài 432: Thiết kế mạch đếm nhị phân 4 bit bằng 1 nút nhấn.Подробнее

Verilog. Bài 505: Thiết kế 2 mạch đếm BCD 4 số, hiển thị 8 led 7 đoạn. Chương 5: TKM tuần tự 2.Подробнее

Verilog. Bài 425: Đếm NP 8 bit, ena5hz, ena_ss, ena_ud tự động. Chương 4: Thiết kế mạch tuần tự 1.Подробнее

VHDL – FPGA. Bài 505: Thiết kế hai mạch đếm BCD 4 số, hiển thị 8 led 7 đoạn quét. Chương 5: TKMTT2.Подробнее

VHDL – FPGA. Bài 441: Thiết kế mạch đếm Johnson 16 bit PST. Chương 4: Thiết kế mạch tuần tự 1.Подробнее

VHDL – FPGA. Bài 438: Đếm nhị phân 4 bit Up/Dw bằng 2 nút nhấn. Chương 4: Thiết kế mạch tuần tự 1.Подробнее

VHDL – FPGA. Bài 424: Đếm nhị phân 8 bit theo ena5hz, có ena_ss, ena_ud. Chương 4: TKM tuần tự 1.Подробнее

VHDL – FPGA. Bài 421: Đếm nhị phân 4 bit theo tín hiệu ENA1Hz. Chương 4: Thiết kế mạch tuần tự 1.Подробнее

VHDL – FPGA. Phần 3. Nguyên lý chia tần số tạo tín hiệu CK1Hz. Chương 4: Thiết kế mạch tuần tự 1.Подробнее

Thiết kế và mô phỏng FPGA - Bài 12. Truyền tham số (parameter) khi cài đặt module - Mạch chia xung.Подробнее

Thiết kế và mô phỏng FPGA - Bài 8. Thiết kế thanh ghi dịchПодробнее

Thiết kế và mô phỏng FPGA. Bài 7. Thiết kế mạch đếm lên, xuống, load, và dừng đếm.Подробнее

Thiết kể và mô phỏng FPGA - Bài 6. Thiết kế mạch tự động đếm lên- đếm xuốngПодробнее

Thiết kế và mô phỏng FPGA - Thiết kế mạch tuần tự đồng bộ. Bài 5. Mạch đếm lên, đếm xuốngПодробнее

Bài 1. Hướng dẫn thiết kế và mô phỏng FPGA với phần mềm ISE Design Suite tích hợp ISIMПодробнее

Chương 9. Mô phỏng. Thiết kế mạch tuần tự thực tế. Phần 9-2-5. Mạch tạo xung PWM dùng VHDL.Подробнее

Chương 9. Mô phỏng và chạy thực. Thiết kế mạch tuần tự thực tế. Timer: đếm phút giây dùng VHDL.Подробнее

Chương 9. Mô phỏng. Thiết kế mạch tuần tự thực tế. Mạch tạo đếm vòng dùng VHDL.Подробнее