VHDL – FPGA. Bài 421: Đếm nhị phân 4 bit theo tín hiệu ENA1Hz. Chương 4: Thiết kế mạch tuần tự 1.

Verilog. Bài 421: Đếm nhị phân 4 bit theo tín hiệu ENA1Hz. Chương 4: Mạch tuần tự 1.Подробнее

VHDL – FPGA. Bài 432: Đếm nhị phân 4 bit bằng nút nhấn. Chương 4: Thiết kế mạch tuần tự 1.Подробнее

VHDL – FPGA. Bài 422: Đếm nhị phân 8 bit theo tín hiệu ENA5Hz. Chương 4: Thiết kế mạch tuần tự 1.Подробнее

VHDL – FPGA. Chương 4: Mạch tuần tự 1. Chia tạo xung CK1Hz.Подробнее

VHDL – FPGA. Phần 1. Giới thiệu. Chương 4: Thiết kế mạch tuần tự 1.Подробнее

VHDL – FPGA. Bài 434: Đếm nhị phân 4 bit bằng nút nhấn – cách 3. Chương 4: Thiết kế mạch tuần tự 1.Подробнее

VHDL – FPGA. Bài 424: Đếm nhị phân 8 bit theo ena5hz, có ena_ss, ena_ud. Chương 4: TKM tuần tự 1.Подробнее

VHDL – FPGA. Bài 438: Đếm nhị phân 4 bit Up/Dw bằng 2 nút nhấn. Chương 4: Thiết kế mạch tuần tự 1.Подробнее

Chương 8. Mô phỏng. Thiết kế mạch tuần tự nguyên lý. Mạch đếm nhị phân 4bit dùng VHDL.Подробнее

VHDL – FPGA. Bài 430: đếm ngẫu nhiên 3 bit. Chương 4: Thiết kế mạch tuần tự 1.Подробнее

VHDL – FPGA. Bài 433: Đếm nhị phân 4 bit bằng nút nhấn – cách 2. Chương 4: Thiết kế mạch tuần tự 1.Подробнее

VHDL – FPGA. Bài 411: Chia tạo tín hiệu cho phép ENA1Hz. Chương 4: Thiết kế mạch tuần tự 1.Подробнее

VHDL – FPGA. Bài 423: Đếm nhị phân 8 bit theo ena5hz, có ena_ss. Chương 4: Thiết kế mạch tuần tự 1.Подробнее

VHDL – FPGA. Bài 435: Đếm nhị phân 1 bit bằng 1 nút nhấn. Chương 4: TKM tuần tự 1.Подробнее

Verilog. Bài 423: Đếm nhị phân 8 bit: có ena5hz, ena_ss. Chương 4: Thiết kế mạch tuần tự 1.Подробнее

VHDL – FPGA. Bài 448: Ghép 4 MĐ JS và 2 MĐ vòng tự động. Chương 4: TKM tuần tự 1.Подробнее